İçeriğe geç
akaturk Akademik ölçüm

Akademisyen

ALP ARSLAN BAYRAKÇİ

DOKTOR ÖĞRETİM ÜYESİ (Unvan:Doçent)

GEBZE TEKNİK ÜNİVERSİTESİ MÜHENDİSLİK FAKÜLTESİ BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ

  • Ana Dal Mühendislik Temel Alanı
  • Yan Dal Bilgisayar Bilimleri ve Mühendisliği

Kayıtlı çıktılara kısa bakış — ayrıntılar aşağıda.

  • Makale 6
  • Proje 0
  • Kitap 0
  • Bildiri 12
  • Patent 0
  • Sanatsal 0
Scopus (SJR) Q1 3 Q2 1 Q3 2 Q4 1
WoS (JCR) Q1 0 Q2 4 Q3 2 Q4 1
TR Index 1 makale

Alan+yıl+tür normalize OpenAlex yüzdelik — Clarivate ESI / SciVal değildir.

Üst %1 makale 0
Üst %10 makale 0
Ort. yüzdelik 61.6%
Üst %1 payı 0.0%
Üst %10 payı 0.0%

Makaleler

YÖKSİS ve OpenAlex kaynak ayrımıyla makaleler; quartile ve TR Index ile daraltabilirsiniz.

Dizin filtreleri

Toplam 6 yayın

Makale listesi

  1. 2024 BitEA: BitVertex Evolutionary Algorithm to Enhance Performance for Register Allocation IEEE Access DOI 10.1109/ACCESS.2024.3446596 YÖKSİS SJR Q1 JCR Q2 OpenAlex 71.3%
  2. 2023 Delay based hardware Trojan detection exploiting spatial correlations to suppress variations INTEGRATION-THE VLSI JOURNAL DOI 10.1016/j.vlsi.2023.03.006 YÖKSİS SJR Q3 JCR Q3 OpenAlex 77.6%
  3. 2019 FPGA Based Low Cost Automatic Test Equipment for Digital Circuits ELECTRICA DOI 10.26650/electrica.2018.28093 YÖKSİS TR Index SJR Q4 JCR Q4 OpenAlex 56.1%
  4. 2016 Accelerated Accurate Timing Yield Estimation Based on Control Variates and Importance Sampling IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS DOI 10.1109/TVLSI.2016.2521541 YÖKSİS SJR Q2 JCR Q2 OpenAlex 3.0%
  5. 2015 Stochastic logical effort as a variation aware delay model to estimate timing yield INTEGRATION-THE VLSI JOURNAL DOI 10.1016/j.vlsi.2014.07.003 YÖKSİS SJR Q3 JCR Q3 OpenAlex 71.4%
  6. 2010 Fast Monte Carlo Estimation of Timing Yield With Importance Sampling and Transistor-Level Circuit Simulation IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS DOI 10.1109/TCAD.2010.2049042 YÖKSİS SJR Q1 JCR Q2 OpenAlex 80.3%
  7. 2024 BitEA: BitVertex Evolutionary Algorithm to Enhance Performance for Register Allocation IEEE ACCESS DOI 10.1109/ACCESS.2024.3446596 YÖKSİS SJR Q1 JCR Q2 OpenAlex 71.3%

Akademisyenlere dön